IBM vient de réaliser quelque chose que l’industrie des semi-conducteurs pensait encore être à plusieurs années de distance : elle a démontré une technologie de puce fonctionnelle qui franchit la barrière du nanomètre. La puce IBM de moins de 1 nm, fonctionnant à un nœud de 0,7 nanomètre, n’est pas simplement une version plus petite de ce qui existait auparavant. Elle représente une manière fondamentalement différente de construire des transistors — et elle pourrait changer ce qui est possible en calcul d’IA, dans les centres de données économes en énergie et dans l’électronique grand public pour la prochaine décennie.
Summary
Points clés à retenir
- IBM a dévoilé la première technologie de puce au monde de moins de 1 nanomètre, fonctionnant à un nœud de 0,7 nm grâce à une nouvelle architecture nanostack.
- La puce intègre près de 100 milliards de transistors sur une surface de la taille d’un ongle en les empilant verticalement en couches 3D.
- Par rapport à son prédécesseur 2 nm, le nouveau design offre jusqu’à 50 % de performances en plus ou jusqu’à 70 % d’efficacité énergétique supplémentaire.
- La mémoire SRAM intégrée a démontré un gain d’échelle de 40 %, un indicateur clé pour la prise en charge des charges de travail d’IA.
- Il s’agit d’une étape de recherche, pas d’un produit commercial — IBM estime que la production pourrait arriver dans un délai de cinq ans si l’approche s’avère compétitive à l’échelle.
IBM annonce la première puce au monde de moins de 1 nanomètre
L’annonce est tombée le 25 juin 2026, et elle a immédiatement soulevé la question avec laquelle l’industrie des puces lutte discrètement depuis des années : la loi de Moore est-elle réellement arrivée en bout de course, ou quelqu’un vient-il simplement de trouver une déviation ?
La réponse d’IBM, du moins pour l’instant, est une déviation — et spectaculaire. Le nœud de 0,7 nm n’est pas une étape incrémentale. Il franchit un seuil que de nombreux ingénieurs considéraient comme la limite pratique de la mise à l’échelle des transistors en silicium. Pour y parvenir, IBM n’a pas simplement rendu les transistors plus petits au sens traditionnel. L’entreprise a reconstruit toute l’architecture depuis la base.
Une technologie révolutionnaire au nœud de 0,7 nm
La norme actuelle de l’industrie se situe autour de 2 nanomètres — déjà incroyablement petite, à peu près la largeur de quelques atomes. La nouvelle technologie d’IBM atteint 0,7 nm, ce qui en fait la première technologie de puce connue au monde en dessous du seuil de 1 nanomètre. Pour mettre cela en perspective : un nanomètre est un milliardième de mètre, et les transistors à cette échelle fonctionnent à la limite de ce que la physique classique permet confortablement.
Jay Gambetta, directeur de la recherche IBM et IBM Fellow, a qualifié cela de « moment historique pour l’informatique, faisant passer la technologie au-delà de l’ère du nanomètre à l’échelle des atomes ». Ses propos ont du poids — IBM possède un long historique de premières dans les semi-conducteurs, et la communauté de la recherche prend ces annonces au sérieux même lorsque les calendriers commerciaux restent incertains.
Architecture nanostack et empilement 3D de transistors
Le secret de cette percée est ce qu’IBM appelle l’architecture nanostack — le premier design de transistor de l’industrie basé sur des nanosheets en trois dimensions. Plutôt que de continuer à réduire les transistors sur un plan plat bidimensionnel (l’approche qui a porté les progrès des puces pendant des décennies), IBM les empile et les décale verticalement en couches 3D à l’aide d’une technique appelée intégration séquentielle 3D.
Le professeur Alan Woodward, informaticien à l’université de Surrey, a proposé une comparaison parlante : si les efforts actuels de puces 3D de concurrents comme Samsung et Intel sont l’équivalent de bâtiments de 30 à 50 étages, la proposition NanoStack d’IBM ressemble à un gratte-ciel de 100 étages. « Je pense qu’il est juste de dire que les propositions d’IBM sont les plus ambitieuses », a-t-il déclaré.
Cette ambition s’accompagne de véritables défis d’ingénierie. La chaleur est une préoccupation majeure — les transistors en génèrent lorsqu’ils commutent, et dans des empilements verticaux denses, cette chaleur n’a nulle part où s’évacuer facilement. Il existe également des problèmes de séparation des couches : si les couches isolantes entre les transistors sont trop fines, les transistors peuvent ne pas s’éteindre correctement. La capacité d’IBM à surmonter ces problèmes à grande échelle déterminera si cette technologie atteint réellement la production.
Avancées techniques et indicateurs de performance
Les chiffres mis en avant sont impressionnants, quelle que soit l’échelle de mesure.
Densité de transistors et taille de la puce
Le design nanostack intègre près de 100 milliards de transistors sur une puce à peu près de la taille d’un ongle humain. Cette densité est rendue possible par l’approche verticale — l’empilement de couches qu’un design plat classique ne pourrait tout simplement pas accueillir à cette échelle.
Gains de performance et d’efficacité énergétique
Par rapport au prédécesseur 2 nm d’IBM, la puce 0,7 nm offre jusqu’à 50 % de performances supplémentaires ou, alternativement, jusqu’à 70 % d’efficacité énergétique en plus pour des charges de travail équivalentes. La formulation « performances ou efficacité » est délibérée : les concepteurs de puces peuvent ajuster la même architecture sous-jacente pour privilégier la vitesse brute ou la faible consommation d’énergie selon les besoins de l’application.
Cette flexibilité est extrêmement importante aujourd’hui. L’essor de l’IA générative a transformé la consommation énergétique des centres de données en l’un des problèmes les plus pressants de l’industrie technologique. Les fermes de serveurs mettent les réseaux électriques à rude épreuve et exigent un refroidissement à l’échelle industrielle. Une puce qui fournit la même puissance de calcul avec 70 % d’énergie en moins n’est pas seulement une prouesse technique — c’est une réponse potentielle à une crise d’infrastructure très coûteuse et très réelle.
Mise à l’échelle de la SRAM pour les charges de travail d’IA
Au-delà de la puissance de calcul brute, IBM a validé l’approche nanostack avec des inverseurs CMOS fonctionnels et a démontré une mise à l’échelle de 40 % pour la SRAM — la mémoire rapide intégrée à la puce qui alimente directement le processeur en données. Pour les charges de travail d’IA, où les modèles tirent en permanence d’énormes quantités de données de la mémoire, une mémoire intégrée plus rapide et plus dense est aussi importante que le nombre de transistors lui-même. Une amélioration de 40 % de la mise à l’échelle de la SRAM à ce nœud est un signal significatif que l’architecture fonctionne pour les types de charges de travail qui comptent le plus aujourd’hui.
Développement, perspectives de production et collaboration industrielle
Cette technologie est développée dans un centre de recherche de pointe à Albany, dans l’État de New York, qui accueillera bientôt un outil de lithographie ASML High-NA EUV — la machine d’impression de puces la plus avancée actuellement disponible, capable de graver des circuits avec la précision exigée par ce nœud. La disponibilité et la maturité des équipements High-NA EUV sont en elles-mêmes un facteur déterminant de la rapidité avec laquelle cette recherche peut évoluer vers la production.
Calendrier de production
IBM estime que la production pourrait être viable d’ici cinq ans, à condition que l’approche nanostack se révèle évolutive et qu’aucun concurrent n’atteigne ce jalon en premier. Cette formulation conditionnelle est honnête — faire passer un prototype de recherche à une fabrication à haut volume est un défi totalement différent de sa démonstration en laboratoire. L’histoire du développement des semi-conducteurs est pleine de percées de recherche impressionnantes qui ont mis plus de temps que prévu à devenir des produits, voire ne l’ont jamais été.
Partenaires de collaboration
IBM ne poursuit pas ce projet seul. Lam Research, Tokyo Electron et SCREEN Semiconductor Solutions collaborent tous au développement des procédés nécessaires pour transformer nanostack en une technologie industrialisable. Ce sont des acteurs majeurs de l’équipement pour semi-conducteurs — leur implication montre que l’écosystème industriel prend cela au sérieux, et ne le considère pas comme une simple curiosité de recherche.
Ce qui rend cette collaboration significative, c’est ce qu’elle implique en termes d’industrialisation. Des partenariats avec des équipementiers à ce stade suggèrent qu’IBM réfléchit déjà à l’ingénierie des procédés nécessaire à la production, et pas seulement à la physique du dispositif lui-même. Faire intervenir très tôt des fabricants d’équipements de classe mondiale est exactement ce que fait une entreprise lorsqu’elle estime qu’une percée de recherche a une voie crédible vers la commercialisation.
Gambetta a décrit ce changement d’architecture en des termes larges : « Avec notre nouvelle architecture nanostack, nous ne faisons pas que fabriquer des transistors plus petits, nous réinventons la façon dont les puces sont construites pour offrir beaucoup plus de puissance et d’efficacité énergétique. » Si cette réinvention tient la route à l’échelle de la production, elle pourrait prolonger la loi de Moore d’au moins une décennie au-delà de ce que la plupart des analystes avaient prévu — et reconfigurer l’économie du matériel d’IA au passage.
FAQ
Quelle est l’importance de la puce IBM de 0,7 nanomètre ?
Il s’agit de la première technologie de puce au monde de moins de 1 nanomètre, utilisant une architecture 3D nanostack inédite qui permet une densité de transistors nettement plus élevée — près de 100 milliards sur une puce de la taille d’un ongle — et une meilleure efficacité énergétique par rapport aux générations précédentes.
En quoi l’architecture nanostack d’IBM diffère-t-elle des conceptions de puces traditionnelles ?
Au lieu de réduire les transistors sur une surface plane bidimensionnelle, l’approche nanostack d’IBM les empile et les décale verticalement en couches 3D à l’aide de l’intégration séquentielle 3D. Cela augmente la densité de transistors sans s’appuyer uniquement sur la miniaturisation latérale, qui approche de ses limites physiques.
Quels gains de performance la nouvelle puce d’IBM offre-t-elle par rapport aux puces 2 nm de génération précédente ?
La puce 0,7 nm offre jusqu’à 50 % de performances supplémentaires ou jusqu’à 70 % d’efficacité énergétique en plus par rapport au prédécesseur 2 nm d’IBM, selon la manière dont l’architecture est configurée pour une application donnée.
Quand la technologie de puce IBM de moins de 1 nm pourrait-elle être produite commercialement ?
IBM estime que la production pourrait intervenir d’ici cinq ans, à condition que la technologie nanostack se révèle évolutive pour une fabrication à haut volume et reste compétitive face aux avancées des autres entreprises de semi-conducteurs.
{« @context »: »https://schema.org », »@type »: »FAQPage », »mainEntity »:[{« @type »: »Question », »name »: »Quelle est l’importance de la puce IBM de 0,7 nanomètre ? », »acceptedAnswer »:{« @type »: »Answer », »text »: »Il s’agit de la première technologie de puce au monde de moins de 1 nanomètre, utilisant une architecture 3D nanostack inédite qui permet une densité de transistors nettement plus élevée — près de 100 milliards sur une puce de la taille d’un ongle — et une meilleure efficacité énergétique par rapport aux générations précédentes. »}},{« @type »: »Question », »name »: »En quoi l’architecture nanostack d’IBM diffère-t-elle des conceptions de puces traditionnelles ? », »acceptedAnswer »:{« @type »: »Answer », »text »: »Au lieu de réduire les transistors sur une surface plane bidimensionnelle, l’approche nanostack d’IBM les empile et les décale verticalement en couches 3D à l’aide de l’intégration séquentielle 3D. Cela augmente la densité de transistors sans s’appuyer uniquement sur la miniaturisation latérale, qui approche de ses limites physiques. »}},{« @type »: »Question », »name »: »Quels gains de performance la nouvelle puce d’IBM offre-t-elle par rapport aux puces 2 nm de génération précédente ? », »acceptedAnswer »:{« @type »: »Answer », »text »: »La puce 0,7 nm offre jusqu’à 50 % de performances supplémentaires ou jusqu’à 70 % d’efficacité énergétique en plus par rapport au prédécesseur 2 nm d’IBM, selon la manière dont l’architecture est configurée pour une application donnée. »}},{« @type »: »Question », »name »: »Quand la technologie de puce IBM de moins de 1 nm pourrait-elle être produite commercialement ? », »acceptedAnswer »:{« @type »: »Answer », »text »: »IBM estime que la production pourrait intervenir d’ici cinq ans, à condition que la technologie nanostack se révèle évolutive pour une fabrication à haut volume et reste compétitive face aux avancées des autres entreprises de semi-conducteurs. »}}]}
Article produit avec l’assistance de l’intelligence artificielle et relu par l’équipe éditoriale.
